SPI5/SFI5总线概况

h99110501

SPI5即System Packet Interface Level 5的意思，SFI5即SerDes Framer Interface Level 5的意思。SPI5/SFI5接口的带宽都是40Gbps，之所以要把他们放在一起先容，是因为它们经常在一起配套使用，而且物理结构类似。典型应用方式如下图所示。

SPI/SFI总线的发展经历了很多阶段，分别如下：

1).SPI2，带宽为622Mbps，主要用于OC-12；
2).SPI3，带宽为2.5Gbps，主要用于OC-48；
3).SPI4.1/4.2和SFI4.1/4.2，带宽为10Gbps，主要用于OC-192；
4).SPI5/SFI5，带宽为40Gbps，主要用于OC-768；

SPI5总线特点：
1).支撑点到点连接。
2).最多支撑256个端口。
3).在信号接收端进行时钟恢复，源同步时钟只提供频率参考功能。
4).每条通道最小数据速率为2.488Gbps，最大速率速率为3.125Gbps。3.125Gbps*16=50Gbps，有效带宽为50Gbps*0.8=40Gbps。（数据传输前进行了8B/10B编码）。

SPI5总线结构如下图所示。

1).TDCLK：数据发送通道随路时钟。TDAT和TCTL信号用此时钟来进行数据采样。TDCLK时钟频率一般是TDAT和TCTL波特率的四分之一。TDCLK时钟的最小频率为622MHz，链路层器件必须提供该时钟信号，但是PHY层器件可以选用此时钟信号。如果PHY器件未使用该时钟，Link层器件必须将该时钟信号关闭。

2).TDAT[15:0]：数据发送通道。用来传送数据和控制信息。共16个传输通道，每个通道为1对差分信号线，采用1.2V CML逻辑电平，每个通道的最小数据速率为2.488Gbps，最大数据速率为3.125Gbps。

3).TCTL：传输控制信号。同TDAT一样，也是CML逻辑，最小数据速率为2.488Gbps。TCTL=”0”时，TDAT[15:0]上传输的是数据；TCTL=”1”时，TDAT[15:0]上传输的是控制字节；

4).TSTAT：传送状态反馈通道。用来向Link层设备反馈PHY层设备的数据接收FIFO状态和相公错误信息。通道最小数据速率2.488Gbps。


5).RDCLK：数据接收通道随路时钟。RDAT和RCTL信号用此时钟来进行数据采样。RDCLK时钟频率一般是RDAT和RCTL波特率的四分之一。RDCLK时钟的最小频率为622MHz，PHY层器件必须提供该时钟信号，但是Link层器件可以选用此时钟信号。如果Link器件未使用该时钟，Phy层器件必须将该时钟信号关闭。

6).RDAT[15:0]：数据接收通道。用来传送数据和控制信息。共16个传输通道，每个通道为1对差分信号线，采用1.2V CML逻辑电平，每个通道的最小数据速率为2.488Gbps，最大数据速率为3.125Gbps。

7).RCTL：传输控制信号。同RDAT一样，也是CML逻辑，最小数据速率为2.488Gbps。RCTL=”0”时，RDAT[15:0]上传输的是数据；RCTL=”1”时，RDAT[15:0]上传输的是控制字节；

8).RSTAT：传送状态反馈通道。用来向Phy层设备反馈Link层设备的数据接收FIFO状态和相公错误信息。通道最小数据速率2.488Gbps。

SPI5总线上传输的数据包格式如下图所示。


如上图所示，总线上传输的数据都是打成包的, 每个包中包含32Byte有效载荷，另外还有若干控制信息。

SFI5使用的是并行信号，管教比较多，仅适用于MSA300 pin，MSA200 pin等为数不多的型号的光模块，2006年，OIF推出了SFI5.2总线，使用类似于XAUI行使的串行通道。从而减少引进数量。

SFI5与SPI5采用完全相同的电气规范。

SFI5特点：
1).支撑SONET OC-768和SDH STM-256，最大带宽50Gbps，最大有效带宽40Gbps。（包含25% FEC头部载荷）

2). 16bit总线宽度，单线最大速率为3.125Gbps。
3). 拥有独立的Deskew通道。

SFI5总线结构如下图所示。

1).RXDATA[15:0]：数据接收通道。16位宽度，采用CML差分电平，每个通道的最小数据速率为2.488Gbps，最大数据速率为3.125Gbps。RXDATA[15:0]采用循环传送方式，RXDATA[15]上接收到是第一个字节，RXDATA[0]上收到的是最后一个字节。

2).RXDSC：接收通道Deskew测试信号。采用CML差分电平，每个通道的最小数据速率为2.488Gbps，最大数据速率为3.125Gbps。

3).RXDCK：接收通道随路时钟。为RXDATA和RXDSC信号提供参考时钟。最小时钟频率为数据通道波特率的四分之一。驱动器必须提供该信号，接收测器件可以不使用。

4).RXREFCK：接收参考时钟，为接收端口提供参考时序。频率为数据通道波特率的四分之一。对于SerDes和FEC器件，此信号是必须的，但是对于FRAMER器件，可以没有此时钟。在有些器件中，RXREFCK和TXREFCK是共用的。

5).RXS：接收状态指示信号。RXS=”0”表示空闲；RXS=”1”表示告警；RXS为LVCMOS异步信号。告警时表示光器件没有RXDCK和RXDATA输出。

6).TXDATA[15:0]：数据发送通道。16位宽度，采用CML差分电平，每个通道的最小数据速率为2.488Gbps，最大数据速率为3.125Gbps。TXDATA[15:0]采用循环传送方式，TXDATA[15]上发送的是第一个字节，TXDATA[0]上发送的是最后一个字节。

7).TXDSC：发送通道Deskew测试信号。采用CML差分电平，每个通道的最小数据速率为2.488Gbps，最大数据速率为3.125Gbps。

8).TXDCK：发送通道随路时钟。为TXDATA和TXDSC信号提供参考时钟。最小时钟频率为数据通道波特率的四分之一。驱动器侧必须提供该信号，接收测器件可以不使用。

9).TXCKSRC：发送通道时钟源信号。为TXDATA,TXDSC和TXDCK提供时序参考。频率与TXDCK相同。TXCKSRC由TXREFCK生成。如果接收侧没有提供TXCKSRC信号，驱动侧的该信号必须接外部时钟源。

10).TXREFCK：发送通道参考时钟。为FRAMER、FEC、SERDES器件提哦能够提供参考时钟。时钟频率与TXDCK相同。发送链路中必须有一个器件的TXREFCK管脚接外部同步时钟。

SPI5/SFI5总线的Deskew测量方式比较。

什么是Deskew?

Deskew的中文意思是自动偏移校正的意思，SPI5/SFI5都是并行总线，由于走线长度和线路阻抗的差异，每条数据线上的传输延迟是不一样的，为了让并行总线上的信号同时到达对端，就要在接收端进行延时补偿，即将最先到达的数据进行一定的延时，以等候最后到达的数据，这就是Deskew。要进行准备的延时补偿，就必须要知道并行总线中，最大延迟和最小延迟之间的差值，这就是Deskew参数。下面先容下SPI5/SFI5总线是如何测量出这些参数的。

SPI5总线没有专门用于测量Deskew的信号通道，而是通过两两比较的方式来测量整个通道的Deskew，假设最快的通道与最慢的通道相差n个UI，那么完成全部测量需要(n+1)17次测量，总用了大量的总线周期，对总线的数据传输效率产生一定的影响。SPI5总线的Deskew测量工作一般是在总线空闲是进行，总线忙碌时暂停测量。

SFI5总线有专门用于Deskew测量的信号通道。该Deskew信号与16条数据通道依次比较，得到总的Deskew信息。具体方式是依次将每条通道上的数据复制一份到TX/RXDSC通道上进行比较。SFI5总线的Deskew测量不暂用总线周期，可以与数据传输同步进行。




附件: